MGI 2nm芯片已成为新的重大目标 来自半导体行业。我们不再谈论遥远的概念，而是一项正在进入实际生产阶段的技术，它将为下一代面向消费者、数据中心和人工智能的CPU、GPU和SoC指明方向。
与此同时， 向 2 纳米制程的过渡远非易事。成本飙升、先进封装瓶颈、晶圆良率存疑，以及台积电、英特尔和三星之间的激烈竞争，与此同时，苹果、英伟达、AMD、高通、富士通或博通等厂商也在以自己的方式布局，以利用这项新的光刻技术。
如今，2nm芯片究竟意味着什么？
首先需要澄清的是，在这一点上， “2纳米”这个数字更多的是一种营销标签，而不是精确的物理测量值。它已无法准确描述晶体管的栅极长度、栅极间距或其他具体的几何参数。每家代工厂（台积电、英特尔、三星等）都根据自身情况定义工艺节点，并结合各种内部指标，这极大地增加了工艺之间直接比较的难度。
即便如此，该术语仍然继续使用，因为它标志着…… 极其先进的集成类别与之前的 5 纳米、4 纳米或 3 纳米等工艺节点相比，这种工艺节点具有更高的晶体管密度、更好的性能和更低的单次操作功耗。换句话说，虽然“纳米”不再是字面意义上的单位，但它仍然可以用来指示每个工艺节点在技术发展阶梯上的位置。
实际上，从 3 纳米或 4 纳米等工艺过渡到 2 纳米工艺涉及 获得速度更快或效率更高的芯片，或者在两者之间取得更好的平衡。这意味着在相同的芯片尺寸下，可以拥有更多的核心、更大的缓存、更多的AI单元和更高的频率，或者在保持相似性能的同时，显著降低能耗。
因此，2纳米光刻技术不仅仅是市场营销的问题： 它是下一代高性能产品的基础。从台式机和笔记本电脑处理器到人工智能加速器和超级计算机，包括高端移动SoC。
从FinFET到GAAFET/纳米片：晶体管的代际变革
与 2 纳米相关的重大飞跃之一不仅是节点的“标称”尺寸，还有晶体管的类型。 行业正在摆脱传统的FinFET技术。从 22 纳米/16 纳米开始，这些技术逐渐发展成为 GAAFET（全栅环绕）型架构，也称为纳米片或纳米层叠结构。
在FinFET中，栅极部分包围晶体管沟道，而在GAAFET中…… 闸门完全包围了运河。能够更精确地控制电流。即使晶体管密度大幅提高，也能减少漏电，改善散热，并持续提升电压和频率。
例如，台积电将其方法命名为…… 采用纳米柔性技术的N2纳米片这种策略允许在非常小的区域内组合不同的纳米片高度和逻辑单元密度，并根据芯片的不同部分调整设计：一些区域针对最大性能进行了优化，而另一些区域则针对能源效率进行了设计。
三星已经研究GAAFET的各种变体一段时间了， 他甚至考虑过钼等替代材料。 为了提高电子迁移率并更好地解决进一步小型化带来的热问题，英特尔方面则谈到了其基于纳米片的GAA晶体管。 例如 20A 和 18A 节点其中，这种架构还与芯片背面的电源系统相结合。
2nm制程工艺有望带来哪些改进？
制造商通常通过将当前节点与其前一个节点进行比较来提供相关数据。以 2 纳米工艺为例， 所讨论的数字非常诱人。然而，它们始终取决于具体的芯片设计和工作负载类型：
Synopsys 的软件架构师 Abhijeet Chakraborty 表示，从 3 纳米工艺迁移到 2 纳米工艺的客户可以预期：
- 性能提升10%至15%。 功率相同。
- 能源消耗减少 20% 至 30%。 具有同等性能。
- 晶体管密度提高约 15%。 在同一区域。
台积电提供的N2节点与N3E节点的数据类似： 性能提升高达 15% 或能耗降低高达 30%。由于采用了 Nanoflex 纳米片晶体管，晶体管密度提高了 1,15 倍，这种性能和效率的结合正是促使苹果和英伟达等巨头提前很久就预定该节点产能的原因。
英特尔技术开发副总裁本·塞尔代表英特尔强调，在2纳米等效节点（例如18A）中， 首要任务不仅仅是达到更高的频率。而是为了提高每瓦性能，并减少在给定计算能力下所需的面积。从市场角度来看，这意味着在相同的封装尺寸下实现更高的功率，或者在保持性能的同时实现更高的效率。
总之，2-3纳米的“营销飞跃”在实践中是显而易见的： 5纳米和3纳米之间的差异非常显著。 对于 AMD、NVIDIA、高通或苹果等制造商而言，向 2 纳米工艺的过渡也遵循同样的路径，尽管制造成本更高，技术挑战也更大。
台积电：引领2纳米工艺的领军者
台积电多年来一直是…… 半数科技行业的主要“影子制造商”他们的工厂生产用于手机、显卡、台式机和笔记本电脑CPU、服务器处理器、游戏机等多种设备的芯片。他们在先进芯片代工领域的市场份额约为60%，这使他们拥有明显的市场主导地位。
公司已经开始运营了。 在其N2节点进行晶圆生产 基于纳米片技术的“2nm”制程节点，这项技术代表着从N3E到N3E的代际飞跃，这不仅体现在光刻技术本身，更体现在Nanoflex技术实现了从FinFET到GAA晶体管的飞跃。首批受益于这项技术的主要客户之一是AMD，据报道，该公司已完成其未来Zen 6架构CCD芯片在N2制程节点上的流片，预计将于2026年左右发布。
为了配合N2，台积电设计了一款 导数过程的完整族:
- N2P，旨在提高能源效率。
- N2X，专注于 极限性能 适用于高TDP应用。
- A16 SPR，一款更先进的节点，带有后置电源（超级电源轨）。
就A16 SPR而言，初步数据显示高达 比 N2P 快 8-10%。 在相同电压下，或在保持性能的同时降低15-20%的功耗。展望未来，台积电还公布了其A14芯片的路线图，该芯片在相同功率输出下性能提升高达1,8倍，在某些情况下能效提升高达4,2倍。
为了维持这场攻势，台积电已投入资源 至少两家关键工厂（Fab 20 和 Fab 22）将采用 2nm 工艺生产这不仅仅是升级机器的问题：还需要投入数十亿美元用于更先进的 EUV 设备、计量系统、新的封装和测试生产线，以及与这种复杂节点相关的所有基础设施。
先进包装的瓶颈：CoWoS-L公司
另一方面，台积电的客户不再仅仅想要“2nm晶圆”，而不再需要其他任何东西。 市场需求主要集中在采用先进封装技术的复杂芯片上。例如 CoWoS-L，能够在超高密度中介层上集成多个芯片，并且在许多情况下，还具有堆叠式存储器。
CoWoS-L允许将多个芯片（CPU、GPU、缓存芯片、HBM等）放置在硅中介层或类似材料上。 极高密度、高带宽互连问题在于，这种包装方式会带来额外的挑战，例如热膨胀：不同的材料随着温度升高而膨胀不均匀，这会导致变形、机械应力、微裂纹或连接失效。
据估计 据报道，NVIDIA 已预定了台积电 CoWoS-L 芯片约 70% 的产能。这导致其他客户严重缺乏此类先进封装。NVIDIA 的 AI GPU、AMD 的 EPYC 处理器（配备 3D 垂直缓存）以及未来配备大容量缓存块的 Xeon 处理器等产品，正是依赖这种集成方式来实现其性能目标。
这一瓶颈已经造成了明显的后果： 台积电被迫推迟与英伟达Blackwell架构相关的产品交付。该公司指出，CoWoS-L存在性能问题且产能有限。与此同时，该公司正在为其A16工艺（约1,6纳米）准备Super Power Rail技术，NVIDIA已被列为该技术的优先客户。
总而言之，虽然2纳米光刻技术是引人注目的新闻头条， 大部分价值（以及问题）都来自于2.5D和3D包装。基于芯片组、堆叠式缓存和近计算存储器的设计才能真正最大限度地发挥这些节点的优势，而台积电也需要在这方面迅速扩大产能。
英特尔和三星：其他争夺2nm市场主导权的竞争者
随着台积电不断巩固其领先地位， 英特尔和三星将2纳米工艺视为战略机遇 重新夺回市场份额，并说服外部客户相信他们的技术具有竞争力，而不仅仅是针对他们自己的产品。
三星正经历一段艰难时期： 其半导体收入在2023年下降了约37,5%。 根据 Gartner 的说法，与 2022 年相比，该公司已被迫调整其扩张计划和员工队伍。即便如此，正如其半导体部门前总经理 Kye Hyun Kyung 所说，该公司仍坚持其在五年内超越台积电和其他竞争对手（如英特尔）的目标。
三星的战略包括 推出其 GAAFET 节点，并为 2nm 量产做好准备 三星将在市场需求允许的情况下启动其制造战略，涵盖移动SoC和高性能数据中心解决方案。该公司一直在致力于研发先进的封装技术和替代材料，以缓解与极度小型化相关的散热问题。有关三星制造战略的更多详情，请访问[三星官网/资源链接]。 他们制造Exynos核心的计划.
英特尔的做法略有不同。其前首席执行官帕特·盖尔辛格表示， 承诺重新夺回制造业的领导地位 英特尔制定了雄心勃勃的路线图，其中包括快速推出英特尔4、英特尔3、20A和18A等节点。公司首席财务官戴夫·津瑟透露，英特尔 已决定放弃对 20A 的营销。 通过将部分资源重新分配给 18A，可以节省约 500 亿美元。
本·塞尔已经证实了这一点。 18A 已达到必要的成熟度，将于 2025 年进入大规模生产阶段。从市场营销的角度来看，该节点处于 2nm 范围内（约 1,8nm），并将纳米叶片 GAA 晶体管与芯片背面的电源系统相结合，这与台积电提出的 A16 SPR 非常一致。
对英特尔而言，最大的挑战不仅在于推出基于 18A 架构的 CPU，例如 Panther Lake 或未来的系列，而且在于…… 赢得第三方公司对其代工部门的信任 并在那里生产他们的高价值产品。关键在于证明其晶圆良率、生产稳定性以及可靠的交货时间能够与台积电相媲美。
富士通、博通和超级计算领域的2纳米里程碑
当消费品巨头们对其网络进行微调时， 富士通和博通在高性能计算和高级人工智能领域发表了声明。他们与台积电合作，开始生产名为 FUJITSU-MONAKA 的 2nm SoC，该 SoC 旨在用于由理研牵头的下一代日本超级计算机 FugakuNEXT。
这款芯片的设计初衷就是为了应对大规模超级计算和人工智能工作负载。 它具有 144 个内核和一个 3,5D (XDSiP) 封装。这意味着其集成度比典型的2.5D更高。其目标是在保证强大计算性能的同时，尽可能降低能耗，这对于此类高端机器而言至关重要。
为了满足这样一个庞然大物的需求，富士通-MONAKA整合了 具有十二个 DDR5 通道的内存子系统除了支持 PCIe 6.0 和 CXL 3.0 之外，这种组合使其成为巨型 AI 工作负载和要求极高的科学模拟的理想选择，在这些应用中，延迟和内存带宽与原始计算能力同样重要。
虽然它并非首款发布的 2nm 芯片， 它之所以脱颖而出，是因为它是该节点上首批真正投入生产并与特定客户合作的项目之一。富士通的处理器不会止步于 PowerPoint 和新闻稿阶段，预计到 2027 年，它将在数据中心和超级计算机中投入使用，从而巩固其在高性能计算领域对抗 AMD（Instinct）、NVIDIA（Grace、Grace Hopper）和英特尔（Xeon、Gaudi）等竞争对手的地位。
此举表明，2nm工艺并非仅限于高端手机或个人电脑： 超级计算和顶尖人工智能是首批将看到该节点芯片满负荷运转的领域之一。因为在那里，你为节省的每一瓦电量和每提升一个百分点的性能付出的代价都是最高的。
2nm工艺对个人电脑、手机和家用硬件的影响
如果我们观察普通用户，就会发现如今大多数家用台式机和笔记本电脑的 CPU 仍然运行在类似这样的节点上。 AMD Ryzen处理器采用5纳米和7纳米工艺。英特尔部分产品线也采用了同等或稍早的工艺。在移动设备领域，高端芯片的制程已经达到 3 纳米和 4 纳米左右，例如苹果芯片以及高通和联发科的部分 SoC。
在这样的背景下， 短期内，我们不会看到完全采用 2nm 工艺大规模生产的“完整”桌面 CPU。从 5nm 到 3nm，再到 2nm，每片晶圆的成本会飙升约 50% 甚至更多，只有在每片芯片利润率非常高的领域，例如 AI GPU、服务器处理器或超高端 SoC，才能实现盈利。
在国内环境中，目前的趋势是 选择在同一产品中使用多个制造节点的异构设计英特尔已经在单个封装中使用了不同的光刻技术，以成本平衡的方式将高性能核心、能效核心、集成显卡和I/O控制器集成在一起。AMD也采用了类似的方法：核心芯片（CCD）采用先进的光刻技术，而I/O芯片则采用更成熟的光刻技术。
这意味着，在中期内，我们最有可能看到 混合型产品中，芯片的某些部分（例如主计算模块、NPU 或某些缓存芯片）确实采用 2 纳米工艺制造。而其他产品则将继续采用成本更低的制程工艺，例如 3nm、4nm 甚至 6nm。目标是在不显著增加最终消费者价格的前提下，平衡成本、性能和功耗之间的关系。
人工智能在各个领域的扩张带来了更大的压力：现在 几乎所有现代SoC或CPU都需要集成专用NPU或加速器。 为了高效运行人工智能模型，这会增加设计的复杂性，并需要在芯片上实现更专业的逻辑电路，而2nm工艺在这方面极具吸引力，但也非常昂贵。
成本、晶圆良率，以及为何并非所有人都会立即转型。
先进光刻技术一直都很昂贵，但随着3纳米和2纳米技术的出现，成本有所降低。 账单金额已经飙升到令人不得不三思的地步。据说，一片 2nm 晶圆的成本可能在 25.000 美元到 30.000 美元之间，具体取决于台积电的利润率，尤其是良率。
在节点生命周期的开始阶段， 每片晶圆的良率通常明显可以提高。缺陷芯片增多，废旧晶圆增多，需要进行的工艺调整也更多。主要厂商的目标是使其2纳米制程节点的良率至少达到70%，才能真正实现盈利并对客户具有吸引力。在达到这一目标之前，价格和产能限制都非常严峻。
这就解释了为什么许多设计仍然依赖于 3 纳米、4 纳米或 5 纳米等节点，其中 性能、能耗和成本之间的平衡已经非常出色。对于中低产量产品（例如中端处理器或非高端设备的 SoC）而言，如果晶圆成本几乎翻倍，那么要证明采用 2nm 工艺的合理性就变得复杂了。
除此之外，从 14 纳米到 5 纳米，业界还经历了 一个进展非常迅速且相对“干净”的阶段对于成功转型至7纳米和5纳米工艺的台积电而言，情况尤其如此。变革的步伐，加上人工智能数据中心的蓬勃发展和消费电子产品的爆炸式增长，已使产能和新建工厂所需的投资达到极限。
相比之下，英特尔从10纳米制程向同等7纳米制程的过渡则坎坷得多，延迟和性能问题导致其市场份额损失。这种对比清楚地表明： 每个新的高级节点都比前一个节点更难、更昂贵。而且，仅仅缩小晶体管的尺寸是不够的：架构、封装和电源系统几乎需要从头开始重新设计。
最终用户可以对 2nm 芯片抱有怎样的期待？
从日常使用的角度来看， 2纳米芯片不会像十多年前那样带来“神奇”的飞跃。当新一代人将消费减半时，小型化奇迹的时代就结束了；现在我们谈论的是更加渐进但精心设计的改进。
未来几年，2纳米制程的影响将首先在以下方面显现： 高端和专业领域服务器、工作站、人工智能加速器、通用GPU，以及未来的智能手机和高端笔记本电脑。在这些领域，每瓦性能的哪怕一点点提升都能转化为数百万美元的合同和真正的竞争优势。
对用户而言，这意味着 能够本地运行更大规模人工智能模型的团队更复杂的游戏，更高的帧率，更低的功耗，更短的渲染和编译时间，以及能够长时间保持高性能而不过热的移动设备。
从中长期来看，最有趣的事情将是…… 将这些节点与 3D 封装和基于芯片的设计相结合更多堆叠芯片，内存更靠近计算单元，非常高带宽的内部互连，以及每个芯片根据其功能（CPU、GPU、NPU、缓存、I/O……）进行日益专业化的程度。
所有这些技术都旨在向消费者传达信息（“新型芯片，速度更快，效率更高”）。 这或许仍然是事实，但它背后隐藏着日益复杂的工程技术。2 纳米只是一个更大难题中的一小部分，每个细节都至关重要，才能不断榨取每一瓦可用能量。
大规模生产指日可待，首批真正的项目也已启动。 2nm芯片注定会成为下一代CPU和加速器的核心。我们不会看到一年之内发生翻天覆地的变化，而是一个稳步发展的过程，台积电、英特尔和三星竞相争夺技术领先地位，而苹果、英伟达、AMD、富士通和博通等客户则竭尽全力从每一次迭代中榨取每一滴性能；最终，对用户而言，所有这些都将转化为性能更佳、功耗更低的设备，并开启通往计算体验的大门，而这些体验在不久前还像是科幻小说里的情节。
